הקמה והרצה של סביבות ווריפיקציה Random Besed Verification שימוש במתודולוגיות System Verilog UVM משלב ההגדרה – Test Plan, דרך כתיבת Random Constraint ועד רמת Functional Coverageתמיכה בסביבות ווריפיקציה קיימות (Legacy), בשפות VHDL / Verilog / System verilogכתיבת סקריפטים ב-TCL ו – ב- PYTHON .
לחברה מובילה בתחומה דרוש/ה מוביל/ת פרויקטים בתחום מערכות הספק (Power Systems). תיאור התפקיד: הובלת פרויקטים טכנולוגיים מקצה לקצה עבור מגוון לקוחות ויישומים. אחריות על תכנון אלקטרוני וחשמלי מלא. ניהול והובלת צוותי תכנון: PCB, מכניקה, רכיבים, בטיחות ו-EMC. שחרור תיעוד הנדסי והובלת תהליכי הערכה ובדיקות (חשמליות, תרמיות, EMC והסמכות). עבודה מול ממשקים מגוונים: לקוחות, מכירות, R&D, … Read more
ניהול לוחות הזמנים בפרויקט.מעקב שוטף אחר שינויי לוחות זמנים בפרויקט כתוצאה מאירועים מעכבים, מול מנהלי.ות המחלקות.תיעוד עיכובים בפרויקט ושיקופם בלוחות הזמנים.הפקת דוחות חודשיים למזמין הכוללים עדכון לו"ז, זיהוי נתיבים קריטיים וכתיבת נרטיב ללו"ז.עבודה שוטפת מול מנהלי.ות הביצוע ומנהלי.ות המחלקות בפרויקט לצורך ניתוח העבודות, שלביות הביצוע, הספקים ועוד.
